数字集成电路物理设计第二章

2.1集成电路工艺与版图

CMOS工艺流程如下图所示：

alt

避免COMS器件闩锁效应的方法：

1.增加well tap或保护环

Tap cell, 也被称为welltap cell。这也是一种特殊的物理单元。 welltap是只包含well contact的cell，将衬底接到电源和地网络，避免衬底悬浮。主要防止CMOS器件的寄生闩锁效应（latch-up）,一般tap cell的作用范围是30~40um, 即每隔60um左右放置一个tap cell，具体的数据要参考工艺商给的document。well tap cell一般交错摆放，类似棋盘分布。如下图所示

alt

2.使用SOI技术，用SOI材料代替硅材料，使每个晶体管与周围器件相隔离，避免器件间的耦合。

GDSII数据

alt

2.2 设计规则检查DRC

DRC（设计规则检查）：主要目的是检查版图中所有因违反设计规则而引起潜在断路、短路或不良效应的物理验证过程。

DRC的检查方法是通过将版图中所有几何图形与设计规则规定的尺寸、间距进行比较，并将所有违反规则的地方通过EDA工具以醒目的标识反标到版图中告诉设计者。

DRC的图形运算函数：AND、OR、NOT

2.3 电路规则检查LVS

LVS（电路规则检查）：验证版图与电路原理图的电路结构是否一致。

LVS的检查内容：（1）所有信号的电气连接关系是否一致（2）器件类型尺寸是否一致。LVS文件由代工厂提供，一般由器件提取规则、电路比较规则、器件捆绑规则三部分组成。

2.3.1 电路提取比较：EDA工具从版图中提取抽取出版图所确定的SPICE网表文件与电路网表的门级Verilog网表进行比较。

2.3.2 电气连接检查： EDA工具对电气连接检查包括输入、输出、电源信号、地信号以及器件所有连接节点。

2.3.3 器件类型和数目及尺寸检查：包括器件类型检查、器件数目与尺寸检查。

2.3.4 LVS在数字IC中的检查：（1）检查器件数目（2）检查器件类型（3）检查节点数量（4）检查电源线和地线的连接（5）从关键点找起。

2.4 版图寄生参数提取与设计仿真

版图寄生参数提取

（电容）寄生参数提取LPE，layout parasitic extraction 寄生电阻提取PRE，parasitic resistance extraction

版图设计仿真

RC寄生参数提取需要的输入文件：GDSII文件、技术文件、电路图（或DEF文件）

2.5 逻辑单元库的建立

2.5.1 逻辑单元类别

单元库种类：(1)标准单元(standard cell) (2)模块宏单元(macro block) (3)输入输出单元(I/O pad cell)

与单元库相关的标准数据格式包括以下几种： alt （1）-（3）主要用于版图设计 alt （4）-（8）主要用于布局与布图

（9）其他库，例如用于PCB设计的IO的IBIS模型，主要用于测试和板级PCB设计仿真。

2.5.2 逻辑单元电路

《1》.标准单元

标准单元逻辑电路两大类型：组合逻辑电路和时序逻辑电路

组合逻辑电路：任意时刻输出信号与信号作用前电路状态无关，输出仅取决于该时刻输入信号，包括：

（1）互补型：PUN上拉网络，PDN下拉网络，设计简单，用于静态。（2）反向型：INV反相器,NAND与非门,NOR或非门。NAND快于NOR。（3）非反向型：BUF缓冲器,AND与门,OR或门。
（4）其他：MUX数据选择门,XOR异或门,TBUF数据传输门,AOI（AND-OR-INV gate/OAI(OR-AND-INV)复合门。

时序逻辑电路：任意时刻，输出信号不仅与当前的输入有关还与上一时间的输出相关，因此时序电路具有记忆功能，包括：

(1)锁存器(Latch,如DLatch)

(2)寄存器类(flip flop或register,如DFF)

《2》.模块单元

（1）存储单元ROM，包括NOR ROM，NAND ROM，EPROM,EEPROM,FAMOS ROM

（2）RAM，包括静态随机存储器SRAM和动态随机存储器DRAM

（3）专用模块，包括专用标准产品ASSP模块，DSP数字信号处理器等

（4）商业IP模块，例如ARM各种处理器

（5）模拟电路模块，例如时钟锁相环PLL模块

《3》输入输出单元：包括输入信号、输出信号、三态、双向、电源和接地单元。

alt

对于输入信号单元，最需要考虑的是静电放电的防护。静电放电模型：人体模型（HBM）机器模型（MM）带电器件模型（CDM）电场感应模型（FIM）

形成电阻的方法有：n、p型扩散层和多晶硅。形成电容的方法：双Poly,MOS栅电容。

2.5.3 物理单元建库与数据文件

1.标准单元：包括反相器、与门、寄存器、选择器、全加器等，所有单元都是等高或者整数倍，有预先定义模板，基于网格布线连接，电源地线一般位于单元上下边界，便于连接共享，减少芯片面积。

2.模块单元：RAM,ROM,COT,IP,电压比较器；ADC/DAC，运算放大器，锁相环，振荡器等。

3.I/O单元：

种类：输入，输出，双向输入输出，供电，接地IO。

组成：PAD接口、信号缓冲电路（输入缓冲电路、输出缓冲电路、双向缓冲电路）和静电放电保护电路。两类特殊IO单元：IO的拐角单元和填充单元。

4.标准单元中的特殊单元：填充单元、电压钳位单元，二极管单元（避免天线效应），去耦单元（避免动态电压降），时钟缓冲单元和延时缓冲单元（调解电路中一些路径的延时），阱连接单元（减少闩锁效应），电压转换单元、隔离单元和开关电源（用于低功耗设计）

5.物理库交换格式（LEF）文件的产生在逻辑综合产生门级网表和物理设计做布局布线的过程中需要两个重要的库文件，物理库文件和时序库文件。物理库文件格式为Cadence开发的LEF文件格式，一般分为技术LEF文件（布局布线的设计规则和晶圆厂的工艺信息）和单元LEF文件（定义标准单元、模块单元、I/O单元和各类特殊单元的物理信息）