抓住基础,学习更多技术,迎接挑战,加qq:1126137994 微信:liu1126137994 一起学习更多技术~

上一篇文章学习了makefile中的预定义变量的使用,今天来继续学习makefile中的变量!

1、变量值的替换

变量值的替换:
*使用指定字符(串),替换变量值中的后缀字符(串)
-语法格式:$(var:a=b)${var:a=b}.
注意事项:

  • 替换表达式中不能有任何的空格
  • make中支持使用${}对变量进行取值
    举个例子:
src := a.o b.o c.o
obj := $(src:cc=o)

test:
    @echo "obj => $(obj)"

变量的模式替换:

*使用%保留变量值中的指定字符,替换其他字符
-语法格式:$(var:a%b=x%y) 或者 ${var:a%b=x%y}

注意事项:

  • 替换表达式中不能有任何空格
  • make中支持使用${}对变量进行取值

举个例子深刻理解一下:

src: a1b.c a2b.c a3b.c
obj: $(src:a%b.c=x%y)

test: @echo "obj => $(obj)"

下面给出一个简单的示例来理解上面的语法:

src1 := a.cc b.cc c.cc
obj1 := $(src1:cc=o)

test :
    @echo "obj1 => $(obj1)"

src2 := a11b.c a22b.c a33b.c
obj2 := $(src2:a%b.c=x%y)

test2 :
    @echo "obj2 => $(obj2)"

输入:make test
显示:obj1 => a.o b.o c.o
输入:make test2
显示:obj2 => x11y x22y x33y

规则中的模式替换:


意义:
通过target-pattern 从tagets中匹配子目标;再通过prereq-pattern从子目标生成依赖;进而构成完整的规则!!!

下面是一个规则中的模式替换案例:

OBJS := func.o main.o
$(OBJS) : %.o : %.c
    gcc -o $@ -c $^

等价于下面的:

func.o : func.c
    gcc -o $@ -c $^
main.o : main.c
    gcc -o $@ -c $^

下面看一个规则中的模式替换的案例:
main.c程序:


extern void foo();

int main()
{
    foo();

    return 0;
}   

func.c程序

#include "stdio.h"

extern char* g_hello;

void foo()
{
    printf("void foo() : %s\n", g_hello);
}

const.c程序:

const char* g_hello = "hello makefile";

上述三个程序为源程序,编译他们的makefile文件为:


CC := g++
TARGET := hello-makefile.out
OBJS := func.o main.o const.o

$(TARGET) : $(OBJS)
    $(CC) -o $@ $^

$(OBJS) : %.o : %.c
    $(CC) -o $@ -c $^

.PHONY : rebuild clean all

rebuild : clean all


all : $(TARGET)

clean :
    $(RM) *.o $(TARGET)

输入make进行编译:
显示:g++ -o hello-makefile.out func.o main.o const.o

执行生成的可执行文件:
./hello-makefile.out
显示:
void foo() : hello makefile

2、变量值的嵌套引用

变量值的嵌套引用:
*一个变量名之中,可以包含对其他变量的引用
*嵌套引用的本质是用一个变量表示另外一个变量

命令行变量:
*运行make时,在命令行定义变量
*命令行变量默认覆盖makefile中定义的变量

override关键字:
*用于指示makefile中定义的变量不能被覆盖
*变量的定义和赋值都需要用override关键字

define关键字:
*用于在makefile中定义多行变量
*多行变量的定义从变量名开始,到endef结束
*可使用override关键字防止定义的变量被覆盖
*define定义的变量等价于使用 “=” 定义的变量(递归赋值)

下面给出一个例子来理解上述的语法理论:


hm := hello makefile

override var := override-test

define foo I'm fool! endef override define cmd @echo "run cmd ls ..." @ls endef test : @echo "hm => $(hm)" @echo "var => $(var)" @echo "foo => $(foo)" ${cmd} 

输入make,显示:

3、总结

  • 变量值的替换($(var:a=b) 或者 ${var:a=b}
  • 变量的模式替换($(var:a%b=x%y) 或者 ${var:a%b=x%y}
  • makefile支持将模式替换直接用在规则中
  • makefile中的变量值可以嵌套使用
  • 命令行中定义的变量可以覆盖makefile中的变量
  • override用于指示makefile中的变量不能被覆盖
  • define用于makefile中定义值为多行的变量

想一起探讨以及获得各种学习资源加我:
qq:1126137994
微信:liu1126137994
可以共同交流关于嵌入式,操作系统,C++语言,C语言,数据结构等技术问题。

本学习记录完全来源于狄泰软件学院的相关课程,可以加我q:1126137994或者Q群:199546072 ,给你推荐更多学习课程。