数字集成电路设计流程

  1. 展平式物理设计：采用自上而下的方法，先将晶体管设计好，经过仿真，版图建立，再对逻辑门单元仿真建模。
  2. 硅虚拟原型设计：布线的时候采用快速近似的实验布线法（trial route),快速设计收敛评估（与最终结果差距5%-10%）。
  3. 层次化物理设计：将庞大的设计在物理设计时分割成数个分割块，重点处理时序复杂的模块，缩短设计收敛周期，使时序问题局部化。

RTL综合后的门级网表----》物理库和时序库数据准备-----》布局、布线-------》物理设计的静态时序分析----》时钟树综合-----》功耗分析、信号完整性分析----》低功耗设计与物理实施----》芯片设计的最终验证与签核。