计算机组成原理（期末复习突击用）

我的Blog: https://mki.moe

题目只按照章节分类，章节内的题目并不是按课本顺序进行排列的

这些题并不是完整的计算机组成原理全部内容，仅仅是重点，建议只在期末复习用

1. 计算机的诞生和发展

Q: 计算机由哪五部分组成

A:

1. 计算机由运算器、控制器、存储器、输入设备和输出设备五部分组成。

2. 采用存储程序的方式，程序和数据放在同一个存储器中，并以二进制码表示。

3. 指令由操作码和地址码组成

4. 指令在存储器中按执行顺序存放，由**指令计数器(即程序计数器PC)**指明要执行的指令所在的单元地址，一般按顺序递增，但可按运算结果或外界条件而改变。

Q: 运算器和控制器又称

A: 中央处理器(简称CPU)

Q: 选择题

计算机问世至今，新型机器不断推陈出新，不管怎样更新，依然保有“存储程序”的概念，最早提出这种概念的是__B___。
A.巴贝奇
B.冯. 诺依曼
C.阿塔纳索夫
D.贝尔

Q: 选择题

冯·诺依曼计算机的最主要特点是__A__
A．存储程序方式并采用二进制数据编码
B．采用LSI和VLSI电路
C．有功能强大的操作系统
D．采用Cache、主存、辅存三级存储结构

Q: 选择题

计算机硬件能直接识别的语言是__C__
A．自然语言
B．高级语言
C．机器语言
D．汇编语言

Q: 选择题

下列有关运算器的描述中，___D___是正确的。
A. 只做算术运算，不做逻辑运算
B. 只做加法
C. 能暂时存放运算结果
D. 既做算术运算，又做逻辑运算

Q: 选择题

迄今为止，计算机中的所有信息仍然以二进制形式表示的原因是__C__
A．节约元件
B．运算速度快
C．物理器件性能决定
D．信息处理方便

Q: 选择题

通常划分计算机发展时代是以__A__为标准的。
A．所用电子器件
B．运算速度
C．计算机结构
D．所用语言

Q: 选择题

目前的计算机，从原理上讲__C___。
A.指令以二进制形式存放，数据以十进制形式存放
B.指令以十进制形式存放，数据以二进制形式存放
C.指令和数据都以二进制形式存放
D.指令和数据都以十进制形式存放

Q:摩尔定律

A: 存半导体芯片集成度大体上每18个月翻一番

2. 组合逻辑电路

如果逻辑电路的输出状态仅和当时的输入状态有关，而与过去的输入状态无关，称这种逻辑电路为组合逻辑电路。

常见的组合逻辑电路有三态门、异或门、加法器、算术逻辑单元、译码器、数据选择器等。

Q: D触发器的特征方程

A: $Q^{n+1}=D\cdot CLK\uparrow Q^\{n+1\}\; =\; D\; \backslash cdot\; CLK\; \backslash uparrow$

P.S.

Q: 异或公式

A: $Y=A\oplus B=\bar{A}B+A\bar{B}Y\; =\; A\; \backslash oplus\; B\; =\; \backslash overline\; AB\; +\; A\backslash overline\; B$

Q: 全加器的真值表

Q: 全加器的逻辑表达式

A： $S_o=A_i\oplus B_i\oplus C_{i}S\_o\; =\; A\_i\; \backslash oplus\; B\_i\; \backslash oplus\; C\_i$

Q: 根据图2.12的四位超前进位加法器，假设，异或门的平均延迟时间为20ns，其它门的平均延迟时间为10ns

1. ** 从X、Y输入到F输出需要多少时间?**

   • A1: 经过三级与门和或门和最后一级异或门，$3\times 10+20=50ns3\; \backslash times\; 10\; +\; 20\; =\; 50ns$

2. 如果加法器扩大到8位，直接产生超前进位信号，将产生什么问题?

   • A2: 电位信号的公式将更长，需要更多的门，电路级数增加，信号延迟时间更长

P.S. 异或门的平均延迟时间为20ns，其它门的平均延迟时间为10ns

Q:使用JK触发器构成4位二进制同步计数器

Q: J-K触发器的特征方程

$Q^{n+1}=J{\bar{Q}}^n+\bar{K}{Q}^{n}Q^\{n+1\}\; =\; J\{\backslash overline\; Q\}^n\; +\; \backslash overline\; K\; Q^n$

4. 主存贮器

为了弥补主存读写速度慢所造成的不利影响，一般在CPU与主存之间设置高速缓冲存贮器（cache）。

Q：选择题

主存储器是计算机系统的记忆设备，主要用来__C__
A. 存放数据
B. 存放程序
C. 存放数据和程序
D. 存放微程序

选择题

存储器的随机访问方式是指__D__。
A. 可随意访问存储器
B. 按随机文件访问存储器
C. 可对存储器进行读出与写入
D. 可按地址访问存储器任一编址单元，其访问时间相同且与地址无关

选择题

在计算机中能直接与CPU交换数据的是__D__ 。
A． RAM、ROM和外部I/O设备
B． 主存储器和辅助存储器
C． 随机存储器和外存储器
D． cache和主存储器

选择题

存储周期是指__C__
A．存储器的读出时间
B．存储器的写入时间
C．存储器进行连续两次存储操作所需间隔的最小时间
D．存储器的读出和写入时间的平均值
E. 存储器进行连续读和写操作所允许的最短时间间隔

选择题

某计算机内存按字节编址，内存地址区域从44000H到6BFFFH，
共有___B___K字节。
A. 128
B. 160
C. 180
D. 220

${6BFFF}_H-{44000}_H+1={28000}_H\{6BFFF\}\_H\; -\; \{44000\}\_H\; +\; 1\; =\; \{28000\}\_H$

$2\times 2^{16}+8\times 2^{12}=160\times 2^{10}2\; \backslash times\; 2\; ^\; \{16\}\; +\; 8\; \backslash times\; 2^\{12\}\; =\; 160\backslash times2^\{10\}$ 即160K

选择题

如果主存容量为16M字节，按字节编址，表示该主存地址至少应需要_____C____位。
A．16
B．20
C．24
D．32

1M＝1024kb 1kb＝1024b 所以，16M＝16×1024×1024b＝2的24次方 因此需要24位

选择题

在存储器芯片内部，地址译码采用双译码方式是为了__D__ 。
A. 扩大寻址范围
B. 减少存储单元数目
C. 增加存储单元数目
D. 减少存储单元的选通线数目

选择题

DRAM地址分两次输入（行选通RAS、列选通CAS）的目的
是___B___
A.提高速度
B.减少芯片引脚的数目
C.实时刷新
D.满足逻辑电平的需要

选择题

半导体存储器速度最快的是__C__
A．EPROM
B．DRAM
C．SRAM
D．FLASH MEMORY

选择题

若动态RAM每毫秒必须刷新100次，一个存储周期需要200ns，则刷新占存储器总操作时间的百分比是__D__
A．0.5%
B．1.5%
C．1%
D．2%

A:动态RAM是读出式刷新，一个存储周期即为一次刷新时间。每毫秒必须刷新100次，即刷新间隔时间为$1000ns\mathrm{/}1000=10\mathrm{\mu }s1000ns\; /\; 1000\; =\; 10\mu s$ 则刷新占存储器总操作时间的$\mathrm{百}\mathrm{分}\mathrm{比}=200ns\mathrm{/}10\mathrm{\mu }s=2\mathrm{\%}百分比\; =\; 200ns\; /\; 10\mu s\; =\; 2\backslash \%$

选择题

在构成大容量主存时，一般选择__B__。
A. SRAM
B. DRAM
C. ROM
D. E2PROM

A：静态RAM的特点是存取速度快，但单位价格（每字节存储空间的价格）较高；动态RAM则是存取速度稍慢，但单位价格较低，所以考虑到价格因素，在构成大容量的存储器时一般选择动态存储器。

选择题

动态RAM比起静态RAM的主要优点是___C___
A．速度快
B．数据不易丢失
C．存储密度高
D．控制简单

A：静态存储位元电路能够长久保持信息，不需要刷新，但是静态存储位元电路具有功耗大、集成度低的缺点。 动态存储位元电路克服了静态存储位元电路的缺点，功耗较低，因此集成度可做得较大。但是动态存储的电荷不能长期保存，经过一段时间就必须刷新。

选择题

静态半导体存储器SRAM ___D___。
A. 在工作过程中，存储内容保持不变
B. 在断电后信息仍能维持不变
C. 不需要动态刷新
D. 芯片内部有自动刷新逻辑

说明：SRAM不需要动态刷新，而DRAM需要动态刷新。

选择题

某SRAM芯片，双列直插式封装，其存储容量为512×8位，则该芯片引脚的数目至少应为__D__。
A. 19
B. 20
C. 21
D. 22

解：该芯片8位数据，所以数据线为8根，寻址空间$512=2^{9}512=2^9$，所以地址线为9根，加上电源端和接地线2根，读、写控制线2根，片选线1根，总共引出线数目=8+9+2+2+1=22根。因是双列直插式封装，本题答案为D。

选择题

在1K×8位的存储器芯片中，若采用双译码方式，则两个译码器输出的信号线共有__B__条。
A．1024
B．64
C．32
D．10

A：$1K=2^{10}=2^5\times 2^5=32\times 321K=2^\{10\}\; =\; 2^5\; \backslash times\; 2^5\; =\; 32\; \backslash times\; 32$，采用双译码方式时构成一个$32\times 3232\; \backslash times\; 32$的方阵，译码器的$\mathrm{输}\mathrm{出}\mathrm{信}\mathrm{号}\mathrm{线}\mathrm{数}=32+32=64输出信号线数\; =\; 32\; +\; 32\; =\; 64$.

选择题

某机器的主存储器容量共32KB，由16片16K×1位(内部采用128×128存储器阵列)的DRAM芯片字位扩展构成，刷新周期为2ms。若采用集中式刷新方式，那么对所有存储单元刷新一遍需要__A__存储周期。
A．128
B．256
C．1024
D．16384

说明：动态存储器DRAM的刷新原则是：各DRAM芯片同时刷新，片内逐行刷新。因此只要知道DRAM芯片有多少行，就知道刷新一遍需要多少个存储周期。

选择题

多体交叉存储器主要解决的问题是__B__
A．扩充主存储器的容量
B．提高主存储器数据传输率
C．减少主存储器芯片数量
D．简化线路结构

选择题

动态存储器芯片采用行、列地址分时复用、分别译码的好处是___A,D__。
A.简化译码电路
B. 减少存储单元数目
C. 增加存储单元数目
D.减少芯片引脚的数目

Q: 半导体存储芯片的译码驱动方式

A: 双译码方式和单译码方式相比，有效地减少了译码器输出线的数目。

Q：设A为锁存器，B为D触发器，输入信号和触发信号关系如下图所示，画出输出端波形(高A、B原状态均为0)

A:

锁存器：开始0，使能置1触发后输出=输入，使能置0出发后保持不变 D触发器： 只在上升沿进行改变

Q: 某计算机内存按字节编址，内存地址区域从14000H到1FFFFH，若采用$16k\times 4Bit16k\; \backslash times\; 4Bit$的SRAM芯片，构成该内存区域共需______片。

A: $\mathrm{内}\mathrm{存}\mathrm{空}\mathrm{间}={(1FFFF)}_H\mathrm{–}{(14000)}_H+1={(C000)}_H内存空间\; =\; \{(1FFFF)\}\_H–\{(14000)\}\_H+1=\{(C000)\}\_H$ $={(1100,0000,0000,0000)}_B=\{(1100,0000,0000,0000)\}\_B$ $={(1100,00)}_B\times k={(11)}_B\times 16k=3\times 16kByte=\{\{(1100,00)\}\_B\}\; \backslash times\; k\; =\; \{(11)\}\_B\; \backslash times\; 16k\; =\; 3\; \backslash times\; 16k\; Byte$ $=3\times 16k\times 8Bit=3\times 2\times 16k\times 4Bit=6\times 16k\times 4Bit=3\; \backslash times\; 16k\; \backslash times\; 8Bit\; =\; 3\; \backslash times\; 2\; \backslash times\; 16k\; \backslash times\; 4Bit\; =\; 6\; \backslash times\; 16k\; \backslash times\; 4Bit$

共需要6片$16k\times 4Bit16k\; \backslash times\; 4Bit$的SRAM芯片

Q: 有一个$512k\times 16512k\; \backslash times\; 16$的存储器，由$64k\times 164k\; \backslash times\; 1$的2164RAM芯片构成(芯片内是4个$128\times 128128\; \backslash times\; 128$结构)

1. 总共需要多少个RAM芯片?
   • $n=(512k\mathrm{/}64k)\ast (16\mathrm{/}1)=128n\; =\; (512k\; /\; 64k)\; *\; (16\; /\; 1)\; =\; 128$
2. 采用分散刷新方式，如单元刷新间隔不超过2ms，则刷新信号的周期是多少?
   • $T=2000\mu s\mathrm{/}128=15.625\mu sT\; =\; 2000\mu s\; /\; 128\; =\; 15.625\mu s$
3. 如采用集中刷新方式，设读/写周期T=0.1μs，存储器刷新一遍最少用多少时间?
   • $t=128\ast 0.1\mu s=12.8\mu st\; =\; 128\; *\; 0.1\mu s\; =\; 12.8\mu s$

Q：假定位线分布电容$C_{D}C\_D$=1.35pF;存储电容$C_{S}C\_S$=17.5pF;$C_{S}C\_S$充有电荷，位线通过分布电容$C_{D}C\_D$预充电至高电平(高电平=$V_{DD}V\_\{DD\}$=5V)。当字线出现高电平后，T导通，电容$C_{S}C\_S$和$C_{D}C\_D$串联，忽略MOS管T的导通电阻。问：当电路稳定后，位线电位下降多少伏？

A: 电容$C_{S}C\_S$和$C_{D}C\_D$串联后，两电容存储的电荷相等，即 $Q_{C_S}=Q_{C_D}Q\_\{C\_S\}\; =\; Q\_\{C\_D\}$

位线电位$=\frac{C_S}{C_S+C_D}\times 5V=\frac{17.5}{17.5+1.35}\times 5V=4.64V=\; \backslash frac\{C\_S\}\{C\_S+C\_D\}\; \backslash times\; 5V\; =\; \backslash frac\{17.5\}\{17.5+1.35\}\; \backslash times\; 5V\; =\; 4.64V$ 位线电位下降的电压$=5V-4.64V=0.36V=5V-4.64V=0.36V$

选择题

ROM与RAM的主要区别是___B___
A．断电后，ROM内的信息会丢失，RAM则可长期保存信息
不丢失
B．断电后，RAM内的信息会丢失，ROM则可长期保存信息
不丢失
C．ROM是辅助存储器，RAM是主存储器
D．ROM是主存储器，RAM是辅存储器

Q: 某数据的7位编码为0110101，若在其中最高位之前加一位偶校验位，则编码为__B__.

A.10110101 B.00110101 C.01101011 D.01101010

[解析] 偶校验的编码方法是在信息数据中添加1个二进制位，使得整个信息数据的二进制位中，1的个数为偶数。本题的0110101中已经有4个1，所以应添加的二进制位为0。故编码为00110101，应该选择B。

Q: 计算机系统需要一个16M字×8位的存储器，现有存储芯片为$1M\mathrm{字}\times 8\mathrm{位}1M字\; \backslash times\; 8位$。

1. 计算需要多少个存储器芯片？

   • $n=\frac{M}{L}\times \frac{N}{K}=\frac{16}{1}\times \frac{8}{8}=16\mathrm{片}n\; =\; \backslash frac\{M\}\{L\}\; \backslash times\; \backslash frac\{N\}\{K\}\; =\; \backslash frac\{16\}\{1\}\; \backslash times\; \backslash frac\{8\}\{8\}\; =\; 16片$

2. 存储器芯片和主存储器的地址长度各需要多少位？

   • 存储器芯片的地址长度为20位。主存储器的地址长度为24位

3. 画出用存储器芯片构成主存储器的逻辑示意图

   • 

Q:用16进制表示的地址1234567，其体内地址和体号是多少？

${(1234567)}_{16}\{(1234567)\}\_\{16\}$ $={(1,0010,0011,0100,0101,0110,0111)}_2=\{(1,0010,0011,0100,0101,0110,0111)\}\_2$ $={(100,1000,1101,0001,0101,1001,11)}_2=\{(100,1000,1101,0001,0101,1001,11)\}\_2$ $={(4BD1593)}_{16}=\{(4BD1593)\}\_\{16\}$ 最后一位为体号:$33$ 前n-1位位体内地址:$4BD1594BD159$

选择题

某存储器容量为32K×16位，则__C___。
A. 地址线为16根，数据线为32根
B. 地址线为32根，数据线为16根
C. 地址线为15根，数据线为16根
D. 地址线为15根，数据线为32根

A: 解：该芯片16位，所以数据线为16根，寻址空间32K=215，所以地址线为15根。本题答案为C。

Q: 动态存储器的容量为64Mbit，访问周期是60ns，要求在2ms内必须刷新一遍。计算存储器在不间断工作的情况下，刷新所占的时间比是多少？

A: $64M=64\times 2^{20}64M\; =\; 64\; \backslash times\; 2^\{20\}$ $=8\times 2^{10}\times 8\times 2^{10}=\; 8\; \backslash times\; 2^\{10\}\; \backslash times\; 8\; \backslash times\; 2^\{10\}$ $=8\times 1024\times 8\times 1024=\; 8\; \backslash times\; 1024\; \backslash times\; 8\; \backslash times\; 1024$ $=8192\times 8192=\; 8192\; \backslash times\; 8192$

所以存储器共有8192行、 8192列

动态存储器按行刷新，8192行要在2ms内全部刷新一遍，因此，只要每$2ms\mathrm{/}8192=244ns2ms/8192=244ns$刷新一行即可。

因为刷新一行用时60ns，刷新所占的时间比是$60ns\mathrm{/}244ns=24.6\mathrm{\%}60ns/244ns=24.6\backslash \%$

Q: 用16M字×8位的存储芯片构成一个64M字×16位的主存储器。要求既能够扩大存储器的容量，又能够缩短存储器的访问周期。

1. 计算需要多少个存储器芯片

   • 共需存储芯片 $n=\frac{M}{L}\times \frac{N}{K}=\frac{64}{16}\times \frac{16}{8}=8\mathrm{片}n\; =\; \backslash frac\{M\}\{L\}\; \backslash times\; \backslash frac\{N\}\{K\}\; =\; \backslash frac\{64\}\{16\}\; \backslash times\; \backslash frac\{16\}\{8\}\; =\; 8片$

2. 存储器芯片和主存储器的地址长度各需要多少位？

   • 存储器芯片的地址长度为24位
   • 主存储器的地址长度为26位

3. 画出用存储器芯片构成主存储器的逻辑示意图。

   • 

Q: DRAM的刷新速度是()?

A: 2ms

Q: 存储器的连线图

6. 中央处理器

Q: 今有三位计数器，其8个译码输出不允许有毛刺，应该如何设计编码？写出最低位的D型触发器的输入逻辑表达式。

A:

1. 逻辑抽象、列状态转换表：

2. 根据状态转换表，得状态方程：

   • 
   • 
   • 

Q: 掌握微指令编码

选择题

计算机的控制器是由多种部件组成的，其中不包括_C___。
A．指令寄存器IR
B．程序计数器PC
C．算术逻辑单元ALU
D．程序状态字寄存器PSW

Q: 试写出下述三条指令的微程序编码：

1. JMP（无条件转移到(rs1)+disp)

   1. 取指微指令（必不可少，而且必须是第一条微指令）
      • ① PC→AB ADS M/IO W/R有效(存储器数据→DB)
      • ② DB→IR
   2. 计算有效地址((rs1)+disp)后，转移到新地址（做(rs1) + disp-> PC）
      • ① rs1→GR
      • ② (rs1) → ALU
      • ③ disp → ALU
      • ④ ALU做"+"法
      • ⑤ ALU → PC

Q: CPU(CPU（运算控制器）逻辑框图)

我也不知道这个有什么用

7. 主存贮器

设cache的存取时间为$t_{c}t\_c$，命中率为$t_{h}t\_h$，主存的存取时间为$t_{M}t\_M$ $\mathrm{平}\mathrm{均}\mathrm{存}\mathrm{取}\mathrm{时}\mathrm{间}{t}_a=h\times t_c+(1-h)\times t_m平均存取时间t\_a\; =\; h\; \backslash times\; t\_c\; +\; (1\; -\; h)\; \backslash times\; t\_m$ $cache-\mathrm{主}\mathrm{存}\mathrm{的}\mathrm{效}\mathrm{率}e=t_c\mathrm{/}{t}_{a}cache\; -\; 主存的效率e\; =\; t\_c/t\_a$

cache的命中率$h=\frac{N_c}{N_c+N_m}h\; =\; \backslash frac\{N\_c\}\{N\_c+N\_m\}$($N_{c}N\_c$:cache完成存取的总次数；$N_{m}N\_m$:主存完成存取的总次数)

存储周期指连续启动两次独立的存储器操作

Q：cache的存取周期是40ns，主存的存取周期是200ns，cache 主存系统平均访问时间为50ns，求cache的命中率?

A: 根据题意： $t_c=40nst\_c=40ns$; $t_M=200nst\_M=200ns$; $t_a=50nst\_a=50ns$

$t_a=h\times t_c+(1-h)\times t_{M}t\_a\; =\; h\; \backslash times\; t\_c\; +\; (1\; -\; h)\; \backslash times\; t\_M$

$\Rightarrow h=(t_M-t_a)\mathrm{/}(t_M-t_c)\backslash Rightarrow\; h\; =\; (t\_M\; -\; t\_a)\; /\; (t\_M\; -\; t\_c)$

$\Rightarrow h=(200-50)\mathrm{/}(200-40)=150\mathrm{/}160=93.75\mathrm{\%}\backslash Rightarrow\; h\; =\; (200\; -\; 50)\; /\; (200-40)=150/160=93.75\backslash \%$

Q：某计算机系统的内存存储系统是由cache和主存构成，cache的存取周期是45ns，主存的存取周期是200ns，已知在一段给定的时间内，CPU共访问存储系统2000次，其中访问主存100次，问：

1. cache的命中率是多少？

   • 访问主存的次数$N_m=100N\_m\; =\; 100$
   • 访问cache的次数$N_c=2000-100=1900N\_c\; =\; 2000\; -\; 100\; =\; 1900$
   • 命中率$h=\frac{N_c}{N_c+N_m}=\frac{1900}{2000}=95\mathrm{\%}h\; =\; \backslash frac\{N\_c\}\{N\_c\; +\; N\_m\}=\; \backslash frac\{1900\}\{2000\}\; =\; 95\backslash \%$

2. CPU访问该内存存储系统的平均时间？

   • $t_a=h\times t_c+(1-h)\times t_m=0.95\times 45+0.05\times 200=60nst\_a\; =\; h\; \backslash times\; t\_c\; +\; (1\; -\; h)\; \backslash times\; t\_m\; =\; 0.95\; \backslash times\; 45\; +\; 0.05\; \backslash times\; 200\; =\; 60ns$

3. cache-主存的效率是多少？

   • $e=t_c\mathrm{/}{t}_a=45\mathrm{/}60=83.3\mathrm{\%}e\; =\; t\_c\; /\; t\_a\; =\; 45\; /\; 60\; =\; 83.3\backslash \%$

Q: 设设某计算机采用直接映像cache，已知容量是4096B。

1. 若CPU依次从主存单元$0,1,\dots ,990,\; 1,\; \backslash ldots\; ,99$和$4096,4097,\dots ,41954096,\; 4097,\; \backslash ldots\; ,4195$交替取指令，循环执行10次，问命中率为多少？

   • (1) 命中率 = 0

2. (2) 如cache存取时间为10ns，主存存取时间为100ns，cache命中率为95%，求平均存取时间。

   • $t_a=h\times t_c+(1-h)\times t_m=0.95\times 10+0.05\times 100=14.5nst\_a\; =\; h\; \backslash times\; t\_c\; +\; (1\; -\; h)\; \backslash times\; t\_m\; =\; 0.95\; \backslash times\; 10\; +\; 0.05\; \backslash times\; 100\; =\; 14.5ns$

Q:主存储器容量为4MB，虚存容量为1GB。

1. 虚拟地址和物理地址各为多少位?

   • 虚存容量为1GB，$1GB=2^{30}B1GB=2^\{30\}B$，所以虚拟地址为30位
   • 主存储器容量为4MB，$4MB=2^2\times 2^{2}0B4MB\; =\; 2^2\; \backslash times\; 2^20B$，所以物理地址为22位

2. 根据寻址方式计算出来的有效地址是虚拟地址还是物理地址?

   • 虚拟地址

3. 如果页面大小为4kB，页表长度是多少?

   • $\mathrm{页}\mathrm{表}\mathrm{长}\mathrm{度}=1G\mathrm{/}4k=2^{30}\mathrm{/}{2}^{12}=2^{18}页表长度\; =\; 1G\; /\; 4k\; =\; 2^\{30\}\; /\; 2^\{12\}\; =\; 2^\{18\}$