FPGA小柏

分类

/ 注册

全部文章（共1篇）

题解 | #优先编码器电路①#

`timescale 1ns/1ns module encoder_0( input [8:0] I_n , output reg [3:0] Y_n ); always@(*)begin case(1'b0) ...

2024-06-14

2 178