`timescale 1ns/1ns
module mux4_1(
input [1:0]d1,d2,d3,d0,
input [1:0]sel,
output[1:0]mux_out
);
//*************code***********//
reg mux_out;
always@(*)begin
    case(sel)
    2'd0:begin mux_out = d3; end
    2'd1:begin mux_out = d2; end
    2'd2:begin mux_out = d1; end
    2'd3:begin mux_out = d0; end
    endcase
end

//*************code***********//
endmodule

四选一多路器,就是case语句的应用。选择端为sel,四个选择所以需要两位的sel,典型的组合逻辑,需要注意的细节是,sel的值与选择的d的值之间的对应关系。