Trustintruth

分类

面试笔试(1) 题解(2)

/ 注册

全部文章（共3篇）

题解 | #输入序列连续的序列检测#

不考虑最基础的状态机提供两种方法，第二种方法资源使用最小。第一种方法是使用counter+RAM，第二种数选器+reg；手头上只有Vivado，简单看了一下资源使用情况 counter+RAM 不用移位寄存器，直接用RAM，资源一样，移位寄存器功耗太大 `tim...

数字IC 芯片 Verilog 笔试题

2022-03-17

16 1438

抛砖引玉，一道序列检测小问题，您有更好的方法吗？

本文提出两种方法，抛砖引玉，欢迎大佬们拿出更好的办法砸过来！！最近一个学弟问了我一道题，是一道序列检测的小题，还是很有趣的。题目是这样: 设计序列信号检测器，具体要求：当输入码流为 111000 或 101110 时输出信号为 1，否则输出信号 result 为 0。输入信号有效 valid...

Verilog FPGA 数字IC

2022-03-17

0 390

华为/联发科/思科/海康等offer2021秋招数字IC面经

收到的offer有联发科北京、展锐北京、海康成都、中兴、芯海、思科、华为、赛昉等，主要投递的都是成都和北京两所城市，今年可以说拿到的都在20K以上，年薪超过40w的有三家，几乎全部30W以上。确实运气好，碰到了好时候啊。海思 7.21 在线笔试，笔试主要涵盖了数字电路设计和验证两方面的...

数字芯片设计秋招

2022-03-16

7 3277