DesignEngineer

语言

基本知识(1)

/ 注册

全部文章 / 语言（共2篇）

牛客网Verilog刷题记录

VL1 四选一多路选择器 module mux4_1( input [1:0] d1,d2,d3,d0, input [1:0] sel, ...

2022-03-22

0 703

perl

#!/usr/bin/perl #This will print "Hello,World" print "Hello,world\n"; chmod 777 hello.pl ./hello.pl

2022-03-12

0 208