牛逼的小豆包

分类

题解(1)

/ 注册

全部文章（共5篇）

题解 | #同步FIFO#

`timescale 1ns/1ns /**********************************RAM************************************/ module dual_port_RAM #(parameter DEPTH = 16, p...

2023-01-05

0 279

题解 | #全加器#

对于半加器，只有输入a,b,输出和进位表示为： S=a^b; ① C=a&b; ② 全加器，在a,b的基础上增加了进位ci输入： S=a^b^ci; ③ C=a&b+ci(a^b);④ 先将全加器中的a,b放入半加器中例化，将输入分别代入①②得到：...

2023-01-01

5 556

题解 | #状态机与时钟分频#

`timescale 1ns/1ns module huawei7( input wire clk , input wire rst , output reg clk_out ); parameter s0=4'b1000; parameter s1=4'b0100; paramete...

2022-12-31

0 238

题解 | #时钟切换#

`timescale 1ns/1ns module huawei6( input wire clk0 , input wire clk1 , input wire rst , input wire sel , output wire clk_out ); reg clk0_r1; ...

2022-12-31

0 235

题解 | #4bit超前进位加法器电路#

`timescale 1ns/1ns module lca_4( input [3:0] A_in&nb...

2022-06-02

2 307