未蓝光途

Verilog...

小白月赛(4) 数据结构专题班(3) 牛客练习赛(1) 题解(5)

/ 注册

全部文章 / Verilog程序设计题解（共2篇）

题解 | #自动贩售机2#

Tips 这题纯粹是牛客的锅~ d1,d2,sel只维持半个时钟周期，因为是组合逻辑，所以当d1为真的时候nextstatenextstatenextstate马上等于S1，但是因为有了nextstate=S0nextstate = S0nextstate=S0这句，所以后半个时钟周期又变回了S0，...

Verilog Verilog 程序设计数字电路硬件编程校招

2022-06-21

3 419

题解 | #输入序列连续的序列检测#

Tips 三段式状态机的第一段状态流转的功能是使state_cur比state_next慢一拍，也就是说，第一段实际上就是一个D触发器。如果要让输出也慢一拍，那么让输出端也类似地构造一个D触发器输出就可以了。 Verilog Code `timescale 1ns/1ns module sequen...

Verilog 程序设计数字电路 Verilog 程序设计数字电路

2022-06-21

1 512