未蓝光途

题解

Verilog程序设计题解(2) 小白月赛(4) 数据结构专题班(3) 牛客练习赛(1)

/ 注册

全部文章 / 题解（共5篇）

题解 | #根据状态转移写状态机-三段式#

Tips 注意，新手写三段式的时候第一次会犯的错误就是，在三段式状态机的第二段没有用always@(∗)always @(*)always@(∗)。记住，always@(∗)always@(*)always@(∗)是用于组合逻辑，组合逻辑只需要根据模块内的变量综合确定触发条件，不需要根据时钟信号来确...

Verilog 硬件编程程序设计数字电路校招校招数字电路硬件编程程序设计 Verilog

2022-06-20

5 294

题解 | #奇偶校验#

Tips 赋值 ①"always"模块内的reg型信号如果采用下面的这种赋值方式: b <= a; 这种方式的赋值并不是马上执行的，也就是说"always"块内的下一条语句执行后，b并不等于a，而是保持原来的值。"always"块结束后，才进行赋值。 ②另一种赋值方式阻塞赋值方式，如下所示...

Verilog 数字电路程序设计硬件编程校招 Verilog 程序设计硬件编程校招数字电路

2022-06-04

6 332

题解 | #异步复位的串联T触发器#

Verilog Tips 纯组合always程序块中的语句强烈推荐只使用阻塞赋值符号，而时序always程序块中推荐只使用非阻塞赋值符号，否则会带来非常多的隐患。 Verilog Code `timescale 1ns/1ns module Tff_2 ( input wire data, clk,...

Verilog 程序设计硬件编程校招数字电路 Verilog 程序设计硬件编程校招数字电路

2022-06-04

2 419

题解 | #四选一多路器#

Verilog Tips 1.module里定义时自动为wire型变量 2.always的@内变量设置为*可以自动匹配输入 3.always模块内被赋值的变量必须是reg型，赋的值类型随意 4.assign时被赋值的变量必须是wire型，赋的值类型随意 Verilog Code `timescale...

Verilog 程序设计硬件编程校招数字电路 Verilog 数字电路硬件编程校招程序设计

2022-06-03

23 710

纯埃氏筛法求素因子

纯埃氏筛法求素因子 AC代码（含注释） #include<bits/stdc++.h> using namespace std; typedef long long ll;//定义long long为ll ll prime[40005], ans[40005], x, xx, cnt, ...

素数

2020-10-25

3 528