1、定义
（1）定点数：一个数的小数点的位置是固定不变的。定点化是一种对数据表示格式的认为约定，乘法过程不关心具体的数值表示方式，尽管同样位宽的数有可能有不同的定点化表示格式，但是乘法规则是一样的，乘法的过程都视为整数处理。
（2）浮点数：一个数的小数点的位置是浮动的，是可变的。
2、有符号数和无符号数的取值范围

3、定点化运算法则（乘法和加法）



小结：
对于加法而言，没有有符号数、无符号数的声明，进行加法的时候只需要按符号位扩展和小数位对齐即可。
从运算法则可以看出，每进行一次加法或者乘法后，结果的位宽都会增加。如果是加法，则位宽至少增加1；如果是乘法，则位宽为两个操作数的和。

根据这个结论我们需要思考的问题：
如果一个数字信号处理系统从数据的输入到输出进行了多次加法或者乘法，那么最终位宽会越来越大。我们知道，乘法器和加法器需要的电路规模和其操作数的位宽关系很大，基本上每增加一比特位宽，其电路规模就有可能**增加10%，**而且对时序造成很严重的影响，这是因为位宽越大，加法器的进位链就会越长，乘法器的部分积的个数也将越多。所以一般情况下会根据实际需要对加法器或者乘法器产生的结果进行四舍五入处理，也就是常说的rounding操作。
如何rounding（四舍五入）呢？
例子：一直常用的四舍五入方法，假设将C（1,24,16）四舍五入到(1,12,4),即把C的16bit位宽的小数位截取后变成4位，这样C的总位宽就下降到12位，步骤如下：
（1）把C绝对值化。如果符号位为1，则进行按位取反加1，否则不变；
（2）舍弃掉C的第1~11位，此时C一共剩下14位位宽（因为此时对C进行了符号位拓展）。
（3）对C进行加1操作并进位。
（4）对加1后的结果进行判断，如果进位和次高位数值不等，则此时可判断四舍五入的结果将会溢出，因此做饱和处理，即让C变成最大值，如果C原来是正数，则为为2’b0111_1111_1111;如果C原来是负数，则让其为2’b1000_0000_0000。如果进位和次高位相等，则如果符号位是正，舍弃掉进位即可；如果是负，则去掉进位后取反加1即可。


以上内容来源于《FPGA深度解析》，看不懂的细节可以看这本书。