Stevenna

分类

/ 注册

全部文章（共19篇）

题解 | #实现3-8译码器①#

`timescale 1ns/1ns module decoder_38( input E1_n , input E2_n , input E3 , input ...

2023-03-22

0 373

题解 | #用3-8译码器实现全减器#

`timescale 1ns/1ns module decoder_38( input E , input A0 , input A1 , input ...

2023-03-22

0 352

题解 | #用优先编码器①实现键盘编码电路#

`timescale 1ns/1ns module encoder_0( input [8:0] I_n , output reg [3:0] Y_n ); always @(*)begin casex(I_n) ...

2023-03-22

0 371

题解 | #优先编码器电路①#

`timescale 1ns/1ns module encoder_0( input [8:0] I_n , output reg [3:0] Y_n ); //////////////////① always @ (*) b...

2023-03-22

4 513

题解 | #4bit超前进位加法器电路#

`timescale 1ns/1ns module lca_4( input [3:0] A_in , input [3:0] B_in , input C_1 , output wire CO ,...

2023-03-22

0 329

题解 | #4bit超前进位加法器电路#

`timescale 1ns/1ns module lca_4( input [3:0] A_in , input [3:0] B_in , input C_1 , output wire CO ,...

2023-03-22

0 306

题解 | #使用generate…for语句简化代码#

`timescale 1ns/1ns module gen_for_module( input [7:0] data_in, output [7:0] data_out ); genvar i; generate for (i=0;i<8;i=i+1) begi...

2023-03-13

0 337

题解 | #位拆分与运算#

`timescale 1ns/1ns module data_cal( input clk, input rst, input [15:0]d, input [1:0]sel, output [4:0]out, output validout ); //*************code****...

2023-03-12

0 311

题解 | #移位运算与乘法#

`timescale 1ns/1ns module multi_sel( input [7:0]d , input clk, input rst, output reg input_grant, output reg [10:0]out ); //*************code*********...

2023-03-11

0 421