吉大秦少游
吉大秦少游
全部文章
题解
Verilog/VHDL刷题笔记(46)
归档
标签
去牛客网
登录
/
注册
吉大秦少游
志不强者智不达
全部文章
/ 题解
(共2篇)
题解 | #异步复位的串联T触发器#
来自专栏
题目: 分析:做题之前首先需要知道T触发器的特点:输入为1时,输出进行翻转。 另外需要注意异步复位。 `timescale 1ns/1ns module Tff_2 ( input wire data, clk, rst, output reg q ); //*************code...
verilog
2022-03-08
25
1613
题解 | #四选一多路器#
来自专栏
分析: 输出不能用reg型,但是可以使用中间变量呀。四选一可以优先使用解码器常用的case方式。 `timescale 1ns/1ns module mux4_1( input [1:0]d1,d2,d3,d0, input [1:0]sel, output[1:0]mux_out ); //***...
verilog
2022-03-08
76
6983