qkyjs6

分类

题解(2)

/ 注册

全部文章（共3篇）

题解 | #数据累加输出#

module valid_ready( input clk, input rst_n, input [7:0] data_in, input valid_a, ...

2022-07-23

1 246

题解 | #占空比50%的奇数分频#

四个下降沿高电平四个上升沿低电平一个计数器记录电平变换，并控制计数器工作 `timescale 1ns/1ns module odo_div_or ( input wire rst , input wire clk_in, output wire clk_out7 ); r...

2022-03-17

0 296

题解 | #简易秒表#

module count_module( //秒表计数器 input clk, input rst_n, output reg [5:0]second, output reg [5:0]minute ); reg flag1 = 0; always@(posedge clk or negedge ...

2022-03-16

4 653