只想找份工作please

分类

题解(6)

/ 注册

全部文章（共1篇）

题解 | #可置位计数器#

`timescale 1ns/1ns module count_module( input clk, input rst_n, input set, input [3:0] set_num, output reg [3:0]number, output reg zero ); ...

verilog

2022-06-28

0 347