题解 | #数据选择器实现逻辑电路#

简析

先对四选一MUX的表达式化简：

然后将题目要求实现的表达式化为标准形式：

将两个式子对应起来，比如用$AA$对应$S_{0}S\_0$，$BB$对应$S_{1}S\_1$，$CC$对应$DD$。这样$A\bar{B}\bar{C}A\backslash overline\{B\}\backslash \; \backslash overline\{C\}$对应$\overline{S_1}{S}_0{D}_1\backslash overline\{S\_1\}\backslash \; S\_0D\_1$，$\bar{A}BC\backslash overline\{A\}BC$对应$S_1\overline{S_0}{D}_{2}S\_1\; \backslash overline\{S\_0\}D\_2$。而$ABC+AB\bar{C}=ABABC+AB\backslash overline\{C\}=AB$，所以可以令$D_3=1D\_3=1$得到。最后令$D_0=0D\_0=0$去掉$YY$中剩下的项$\overline{S_1}\overline{S_0}{D}_0\backslash overline\{S\_1\}\backslash \; \backslash overline\{S\_0\}D\_0$。

代码

按照上述分析将对应的线连接起来即可。

`timescale 1ns/1ns
module data_sel(
   input             S0     ,
   input             S1     ,
   input             D0     ,
   input             D1     ,
   input             D2     ,
   input             D3     ,
   
   output wire        Y    
);

assign Y = ~S1 & (~S0&D0 | S0&D1) | S1&(~S0&D2 | S0&D3);
     
endmodule

module sel_exp(
   input             A     ,
   input             B     ,
   input             C     ,
   
   output wire       L            
);
    data_sel mySel(.S0(A), .S1(B), .D0(0), .D1(~C), .D2(C), .D3(1), .Y(L));
endmodule

用MUX实现门电路

整理了一些相关资料。

非门NOT

与门AND

或门OR

异或门XOR

同或门XNOR