Leonico

题解

数字电路设计随记(1)

/ 注册

全部文章 / 题解（共50篇）

题解 | #流水线乘法器# 来自专栏

简析将乘法分解为若干个加法。代码直接引用的参考答案。不过参考答案只适用于size==4的情况，使用generate生成更好一些。 `timescale 1ns/1ns module multi_pipe#( parameter size = 4 )( inpu...

2022-04-10

15 1596

题解 | #Johnson Counter# 来自专栏

简析环形计数器电路图：状态图：扭环形计数器电路图：状态图：将FF3FF_3FF3的反相输出接回到FF0FF_0FF0就构成了扭环形计数器，也被称为约翰逊计数器Johnson Counter。它比环形计数器增加了有效循环的状态数量。可自启...

2022-04-09

3 1011

题解 | #单端口RAM# 来自专栏

`timescale 1ns/1ns module RAM_1port( input clk, input rst, input enb, input [6:0]addr, input [3:0]w_data, output wire [3:0]r_...

2022-04-09

9 2118

题解 | #加减计数器# 来自专栏

同样也不难，但根据波形要求，要添加一个中间计数器num。 `timescale 1ns/1ns module count_module( input clk, input rst_n, input mode, output reg [3:0]number, output reg zero...

2022-04-09

8 762

题解 | #可置位计数器# 来自专栏

比较简单的计数器。参考答案多了一个num中间计数器，使时序后移了一个周期。这里也加入了一个中间计数器。 `timescale 1ns/1ns module count_module( input clk, input rst_n, input set, input [3:0] set_nu...

2022-04-09

9 688

题解 | #简易秒表# 来自专栏

一个比较简单的秒表计数器。 `timescale 1ns/1ns module count_module( input clk, input rst_n, output reg [5:0]second, output reg [5:0]minute ); // 秒...

2022-04-09

4 611

题解 | #脉冲同步电路# 来自专栏

简析输入：data_in 输出：dataout 总体思路是将A时钟域的脉冲信号转换为电平信号，打两拍后再转换为B时钟域的脉冲信号。代码 `timescale 1ns/1ns module pulse_detect( input clk_fast , input ...

2022-04-09

34 3732

题解 | #多bit MUX同步器# 来自专栏

简析输入：data_in, data_en 输出：dataout data_in：数据输入；data_en：输入数据有效；dataout数据输出。输入数据暂存在data_reg中，使能信号data_en用打两拍的方式跨时钟域传输到时钟域B，最后data_out根据使能信号更新数据。...

2022-04-08

29 2399

题解 | #异步FIFO# 来自专栏

简析输入：winc, rcin, wdata 输出：rdata, wfull, rempty 读写使能：rcin\wcin，读写数据：rdata\wdata，空满信号：wfull\rempty。异步FIFO是各大公司面试笔试的重点。难点仍然是空满信号。异步FIFO的与同步FIFO的核心区别是它的...

2022-04-08

28 1618

题解 | #同步FIFO# 来自专栏

简析同步FIFO是指读写数据使用的是同一个时钟，所以不用进行跨时钟域处理。 FIFO的重点和难点是空满状态的判断。本程序设置了统计FIFO内部数据数量的计数器cnt，并根据计数器的大小判断空满。设FIFO的深度是DEPTH，如果cnt==0，说明FIFO内没有数据；如果cnt==DEPTH，说明F...

2022-04-08

39 2517