吉大秦少游
吉大秦少游
全部文章
分类
Verilog/VHDL刷题笔记(46)
题解(6)
归档
标签
去牛客网
登录
/
注册
吉大秦少游
志不强者智不达
TA的专栏
49篇文章
20人订阅
《Verilog/VHDL必刷习题集》
49篇文章
6979人学习
全部文章
(共41篇)
题解 | #四选一多路器#
来自专栏
分析: 输出不能用reg型,但是可以使用中间变量呀。四选一可以优先使用解码器常用的case方式。 `timescale 1ns/1ns module mux4_1( input [1:0]d1,d2,d3,d0, input [1:0]sel, output[1:0]mux_out ); //***...
verilog
2022-03-08
76
6979
首页
上一页
1
2
3
4
5
下一页
末页