牛客阿芙

分类

1(1) img(4) python学习(4) 杂七杂八(1) 题解(126)

/ 注册

TA的专栏 203篇文章 341人订阅

2024年校招与实习信息汇总

115篇文章 8930人学习

笔试真题公开

45篇文章 7734人学习

校招新资讯

43篇文章 8993人学习

全部文章（共127篇）

题解 | #输入序列连续的序列检测#

题意整理题目要求检测a的序列，a为单bit输入，每个时刻可能具有不同的值，当连续8个时钟周期中a的值依次为01110001，判断a出现目标序列，把匹配信号match拉高。值得注意的是：当前N位数值匹配...

Verilog

2022-03-03

73 4096

题解 | #边沿检测#

题意整理题目要求检测输入信号a的边沿，即当a信号的值从0跳变到1，视为出现上升沿，把指示信号rise拉高；当a信号的值从1跳变到0，视为出现下降沿，把指示信号down拉高。其余时刻两个指示信号因保持0。 ...

Verilog

2022-03-03

22 2505

题解 | #ROM的简单实现#

题解主体要实现ROM，首先要声明数据的存储空间，例如：[3:0] rom [7:0]；变量名称rom之前的[3:0]表示每个数据具有多少位，指位宽；变量名称rom之后的[7:0]表示需要多少个数据，指深度，注...

Verilog

2022-03-03

28 2855

题解 | #根据状态转移图实现时序电路#

题意整理本题要求根据题目提供的状态转换图实现同步时序电路，要求使用D触发器。题解主体本题提供的是状态转换图，可采用状态机实现，也可采用列激励方程、输出方程，进而用D触发器和组合逻辑电路实现。本题解采用第二种方案实现。由状态转换图可得出，电路共4个状态，所以使用2个寄存...

Verilog

2022-03-03

23 2244

题解 | #根据状态转移表实现时序电路#

题意整理本题要求根据时序电路的状态表实现同步时序电路，要求使用D触发器。题解主体基础的时序电路设计，可采用列激励方程、输出方程，进而用D触发器和组合逻辑电路实现的方案。由状态表可得出，电路共4个状态，所以使用2个寄存器来实现状态的寄存。两个寄存器的输出为Q1和Q0。 ...

Verilog

2022-03-03

6 1470

题解 | #数据选择器实现逻辑电路#

题意整理本题要求根据4选1数据选择器的逻辑符号设计选择器电路。题解主体根据逻辑表达式，可列出真值表如下： A B C ...

Verilog

2022-03-03

26 1209

题解 | #使用3-8译码器①实现逻辑函数#

题意整理 ②需要将L=(~A)·C+A·B 逻辑式转换为最小项的形式。题解主体 ②实现逻辑表达式 38译码器的输出实际上包含了输入A2 A1 A0组成的所有最小项，而该逻辑表达式作为组合电路，其输出最终可化简为最小项的形式。由于...

Verilog

2022-03-03

14 2671

题解 | #实现3-8译码器①#

题意整理 ①本题要求根据38译码器①的功能表实现该电路，同时要求采用基础逻辑门实现，那么就需要将功能表转换为逻辑表达式。题解主体 ①38译码器根据该电路的真值表，可列出逻辑表达式，最简结果如下。 Y0_n = ~(E·(~A2)·(~A1)·(~A0)); ...

Verilog

2022-03-03

16 1439

题解 | #用3-8译码器实现全减器#

题解主体 3-8译码器实现全减器 38译码器的输出实际上包含了输入A2 A1 A0组成的所有最小项，而全减器作为组合电路，其输出最终可化简为最小项的形式。由于译码器的输出为最小项取反，而逻辑函数可以写成最小项之和的形式，故可以利用门电路和译码器实现逻辑函数...

Verilog

2022-03-03

49 3658

题解 | #使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器#

题意整理 ②使用2片编码器Ⅰ实现16线-4线优先编码器，要注意EI和EO端口的连接。题解主体 ②16线-4线优先编码器根据功能表，可画出两片编码器Ⅰ的电路连接图如下：当EI1=0时、U1禁止编码，其输出端Y为000，GS1、EO1均为0...

Verilog

2022-03-03

33 2439