无敌源氏
无敌源氏
全部文章
分类
归档
标签
去牛客网
登录
/
注册
无敌源氏的博客
全部文章
(共11篇)
题解 | 数据选择器实现逻辑电路
`timescale 1ns/1ns module data_sel( input S0 , input S1 , input D0 , input D1...
2025-05-28
0
3
题解 | 使用3-8译码器①实现逻辑函数
`timescale 1ns/1ns module decoder_38( input E1_n , input E2_n , input E3 , input ...
2025-05-27
0
8
题解 | 用3-8译码器实现全减器
`timescale 1ns/1ns module decoder_38( input E , input A0 , input A1 , input ...
2025-05-27
0
12
题解 | 使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
`timescale 1ns/1ns module encoder_83( input [7:0] I , input EI , output wire [2:0] Y , output wi...
2025-05-26
0
14
题解 | 用优先编码器①实现键盘编码电路
`timescale 1ns/1ns module encoder_0( input [8:0] I_n , output reg [3:0] Y_n ); always @(*)begin casex(I_n) ...
2025-05-26
0
6
题解 | 4bit超前进位加法器电路
`timescale 1ns/1ns module lca_4( input [3:0] A_in , input [3:0] B_in , input C_1 , output wire CO ,...
2025-05-26
0
7
题解 | 使用子模块实现三输入数的大小比较
`timescale 1ns/1ns module main_mod( input clk, input rst_n, input [7:0]a, input [7:0]b, input [7:0]c, output [7:0]d ); wire [7:0] min1; wir...
2025-05-23
0
15
题解 | 位拆分与运算
`timescale 1ns/1ns module data_cal( input clk, input rst, input [15:0]d, input [1:0]sel, output reg [4:0]out, output reg validout ); //*************...
2025-05-19
0
11
题解 | 移位运算与乘法
`timescale 1ns/1ns module multi_sel( input [7:0]d , input clk, input rst, output reg input_grant, output reg [10:0]out ); //*************code*********...
2025-05-19
0
10
题解 | 奇偶校验
`timescale 1ns/1ns module odd_sel( input [31:0] bus, input sel, output check ); //*************code***********// assign check = sel ? (^bus) : ~(^bu...
2025-05-19
0
17
首页
上一页
1
2
下一页
末页