IC媛

数字IC秋招

FPGA(23) SOC(6) 数字IC面经(1) 未归档(1) 经验分享(1)

/ 注册

全部文章 / 数字IC秋招（共53篇）

秋招基础知识：定点数和浮点数

1、定义（1）定点数：一个数的小数点的位置是固定不变的。定点化是一种对数据表示格式的认为约定，乘法过程不关心具体的数值表示方式，尽管同样位宽的数有可能有不同的定点化表示格式，但是乘法规则是一样的，乘法的过程都视为整数处理。（2）浮点数：一个数的小数点的位置是浮动的，是可变的。 2、有符号数和无符...

2022-01-15

0 898

2021年中兴提前批面试经验2021.07.20

中兴提前批面试2021.07.20 一面 1.自我介绍 2.画项目框图，介绍项目 3.时间同步，项目中的问题，面试官建议参考1588调试 4.你项目中有PCIE，PCIE是怎么工作的 5.板级调试遇到了什么问题 6.你想去成都和西安 7、主频是多少，时序有没有违例，时序报告WNS是多少？ 8.你有什...

2022-01-15

1 1626

2021年秋招面经：2021年7月22日上海星思半导体一面

1、面试环节英文互动、笔试题回顾、项目交流、提问 2、英文互动：自我介绍，大学研究生经历、项目大概介绍一下 3、笔试题回顾：面试官会重点挑几道题重新让你讲思路，回答错误的，会引导你让你重新思考 4、项目介绍：将项目的时候会穿插着问你一点基础知识，比如问了我以太网交换机查表和我设计的集线器的...

2022-01-15

0 743

2021.07.22禾赛提前批一面面经

2021.07.22禾赛提前批一面面经 1.LUTRAM的意思 2.LUTRAM和block RAM的区别 3.时序约束和时序优化 4.跨时钟域 5.为什么不能多bit采用同步寄存器打两拍（就这个问题讨论了好久，非常感谢面试官给了我引导和他的解释） 6.100M系统时钟，输入数据位宽为16，一直持续...

2022-01-15

0 1203

为什么多比特不能采用打两拍的方法进行跨时钟域同步？

（1）为什么多比特不能采用打两拍的方法进行跨时钟域同步？原因1：假设从时域A垮到时域B，是域A从00变到11，在时域B还能采样到从00变到11吗？在时域B中，时钟的上升沿来的时间是肯定一致的，但是各个bit从时域A到达时域B的时间是不一样的，slack不一样，亚稳态恢复到稳态的时间也是不一样的。...

2022-01-15

0 960

用D触发器搭建计数器

按真值表推算出关系，按照公式画模4计数器我画出来的是这样的，但是我之前在网上看到的是只有D触发器的，那又是怎么回事呢？于是我根据电路画出波形图就一目了然了。只有D触发器的模4计数器，巧妙之处在于将前一级D触发器的Q’作为后一级D触发器的时钟输入。模8计数器类似的。

2022-01-15

0 880

秋招手撕代码：用verilog实现二输入比较器实现排序算法（单周期内实现8个数的排序）

给定8个数，以及若干二输入的比较器（可以将两个输入排序）。要求在单周期内实现8个数的排序，并使用最少的比较器个数。题目来源于博客园： https://www.cnblogs.com/lyc-seu/p/13385782.html 根本博客园的这篇博客，先给一个不是最少二输入比较器的版本，后面比较...

2022-01-15

0 841

秋招手撕代码：4bit转换为1bit，且是慢时钟域到快时钟域

/2021.08.05修改今天和一个朋友讨论这个题，发现我之前写的代码存在两个问题：第一，不能直接对多bit数据进行打两拍；第二，这个写法，没有考虑到clk_out是clk_in的四倍及其以上，所以状态机回到1‘b0后仍然会跳转到1‘b1，会重复采数据（原来从1‘b0跳转到1‘b1的条件是vali...

2022-01-15

0 599

秋招手撕代码：用移位寄存器实现的序列检测器（verilog）

之前一直想当然的认为序列检测器就应该用状态机来实现，后面在qq群里看到有人面试的时候被问，除了用状态机实现序列检测外，还能使用什么方法实现序列检测？后面查找了资料，发现可以使用序列检测器，自己就动手写了一个。 1、代码思路：将输入的数据存储在移位寄存器中，如果寄存器中的序列是我们要检测的序列就输出...

2022-01-15

0 818

怎么提高吞吐率？

1、吞吐率的概念：数字电路单位时间内传输数据的量或单位时间完成的工作量。吞吐率有时候可以和性能、带宽互换使用。对于CPU来说，吞吐率定义为单位时间内能够执行的指令数。对于DDR存储器而言，吞吐率定义为从存储器中写入或者读取的数据量。 2、措施（1）更高的频率（2）更宽的数据通道（3）流水线 ...

2022-01-15

0 523