IC媛

数字IC秋招

FPGA(23) SOC(6) 数字IC面经(1) 未归档(1) 经验分享(1)

/ 注册

全部文章 / 数字IC秋招（共53篇）

2021年秋招手撕代码练习---verilog实现奇数分频的通用代码（纠错）

本人之前写的这部分代码犯了一个大错，就是always@(posedge clk or negedge clk or negedge rstn)，这样对应的触发器就是说要既能支持上升沿触发又要支持下降沿触发，这样是不对的。错误的现象我仍然保留，放在文末。正确的奇数分频代码如下； module di...

2022-01-15

0 445

《数字电子技术基础》中CMOS相关内容学习笔记

1、CMOS的类型 CMOS分为增强型和耗尽型，即N沟道增强型、P沟道增强型；N沟道耗尽型、P沟道耗尽型。增强型用断开的线表示VGs=0时没有导电沟道，因为增强型是指栅极G和衬底之间是绝缘的，VGS电压没有大于开启电压Vgs(th)时，id为0。而N沟道耗尽型是指栅极G下面的二氧化硅绝缘层中掺杂了一...

2022-01-15

0 0

竞争-冒险现象及其消除方法

（1）竞争：将门电路两个输入信号同时向相反的逻辑电平跳变（一个从1变为0，一个从0变为1）的现象称为竞争。注意：有竞争现象时，不一定都会产生尖峰脉冲。例子：按照图片中粗虚线的修改办法，可以避免因为竞争而产生的尖峰脉冲。但是在实际情况中，上述图片所示的与门和或门是复杂数字系统中的两个门电路，而...

2022-01-15

1 2426

三态输出的CMOS门电路（2021.3.5）

三态输出门电路是指，输出不仅有高电平、低电平，还有高阻态。因为这种电路结构总是接在集成电路的输出端，所以这种电路也被称为输出缓冲器。三态输出的CMOS反相器的电路结构和逻辑符号，如下图所示：三态输出反相器的应用包括总线结构和数据的双向传递，具体如上图所示。

2022-01-15

0 634

触发器的动态特性：建立时间、保持时间、传输延迟时间、最高时钟频率

这样看都是些概念，看着云里雾里的。结合一个例子深入理解应该是这样的：更具体的可以看清华大学出版的《数字电子技术基础》（第六版）

2022-01-15

0 723

《数字电子技术基础》读书笔记：存储器

1、存储单元、寄存器和存储器的关系 2、SRAM SRAM由存储矩阵、读写控制电路、地址译码器组成 SRAM：采用CMOS工艺的SRAM不仅正常工作的时候功耗很低，而且还能在降低电源电压的情况下保存数据，因此它可以在交流供电系统断电后用电池供电以继续保持存储器中的数据不丢失，用这种办法弥补半导体...

2022-01-15

0 641

华为2021年4月14日笔试题：通过vivado***明b=8’h8f，reg b[0:4] ，则b[0:4]为0f

b=8’h8f，reg b[0:4] b[0:4]为0f 针对这个题进行了一些讨论：（1）定义方式：[0:7]a [0:4]b a=8’h8f（10001111）; b<=a; 从仿真结果看出，把8位宽的a赋值给5位宽的b时，直接是把物理位置上最右边的5位给了b，没有考虑访问顺序。（2...

2022-01-15

0 559

华为2021年4月14日笔试题：reg[0:31]lw；问lw[0+:8]等于啥；

reg[0:31]lw;lw[0+:8]; 答案：Lw[0+:8]=lw[0:7] 表示从lw的第0位开始，数8位数。即0+表示的是从第几位开始，8表示一共有几位数。对此我进行了一些讨论：（1）定义形式[0:23]a [7:0]b [0:4]e a=24’b111000100010100011...

2022-01-15

0 486

FIFO（原理、框图、代码、深度计算）

Fifo分为同步fifo和异步fifo。同步fifo是指读写时钟是同一个时钟，异步fifo是指读写时钟不是同一个时钟。不管事同步fifo还是异步fifo都能起到数据缓存的作用。Fifo有一个特征：地址是顺序+1的。 1、异步框图图片来源于《FPGA深度解析》 2、原理：异步fifo的设计思想：...

2022-01-15

1 1628

时间触发协议（Time triggered protocol）概述

说明：以下信息来源于维基百科 https://en.wikipedia.org/wiki/Time-Triggered_Protocol 时间触发协议（TTP）是用于控制系统的开放式计算机网络协议。它被设计为用于车辆和工业应用的时间触发现场总线。并在 2011 年标准化为SAE AS6003 （...

2022-01-15

0 1737