qingwozhicheng339

分类

/ 注册

全部文章（共63篇）

题解 | #时钟切换#

`timescale 1ns/1ns module huawei6( input wire clk0 , input wire clk1 , input wire rs...

2022-09-20

0 311

题解 | #并串转换#

`timescale 1ns/1ns module huawei5( input wire clk , input wire rst , input wire [3:0]...

2022-09-20

0 277

题解 | #交通灯#

没通过测试。。。 `timescale 1ns/1ns module triffic_light( input rst_n, input clk, ...

2022-09-19

0 306

题解 | #游戏机计费程序#

`timescale 1ns/1ns module game_count ( input rst_n, //异位复位信号，低电平有效 ...

2022-09-19

0 279

题解 | #流水线乘法器#

想参数化来着，但是感觉参数化太难写了。 `timescale 1ns/1ns module multi_pipe#( parameter size = 4 )( input clk , &nbs...

2022-09-19

0 340

题解 | #Johnson Counter#

`timescale 1ns/1ns module JC_counter( input ...

2022-09-19

0 238

题解 | #单端口RAM#

reset时需要对128个地址都复位。 `timescale 1ns/1ns module RAM_1port( input clk, input rst, ...

2022-09-19

0 317

题解 | #加减计数器#

`timescale 1ns/1ns module count_module( input clk, input rst_n, input mode, output reg [3:0]number, output&nb...

2022-09-19

0 287

题解 | #可置位计数器#

为保证zero与number同步，需要为number增加一个时钟的延时。 `timescale 1ns/1ns module count_module( input clk, input rst_n, input set, input&...

2022-09-19

0 265

题解 | #占空比50%的奇数分频#

之前一直是这样写的： `timescale 1ns/1ns module odo_div_or ( input wire ...

2022-09-18

0 409