qingwozhicheng339

分类

/ 注册

全部文章（共63篇）

题解 | #状态机-重叠序列检测#

`timescale 1ns/1ns module sequence_test2( input wire clk , input wire rst , input wire&nb...

2022-08-08

0 272

题解 | #任意小数分频#

`timescale 1ns/1ns module div_M_N( input wire clk_in, input wire rst, output wire&nb...

2022-08-08

0 339

题解 | #自动贩售机1#

大神帮忙看看为啥这么写不对啊。。。为啥这里要有out1输出啊？？我的代码如下： `timescale 1ns/1ns module seller1( input wire clk , input wire...

2022-08-08

0 370

题解 | #非整数倍数据位宽转换24to128#

`timescale 1ns/1ns module width_24to128( input clk , input rst_n , input valid_in , inpu...

2022-08-08

0 243

题解 | #非整数倍数据位宽转换8to12#

`timescale 1ns/1ns module width_8to12( input clk , input &n...

2022-08-08

0 309

题解 | #非整数倍数据位宽转换8to12#

`timescale 1ns/1ns module width_8to12( input clk , input &n...

2022-08-08

0 281

题解 | #可置位计数器#

`timescale 1ns/1ns module count_module( input clk, input rst_n, input set, input [3:0] set_num, output r...

2022-08-08

0 291

题解 | #RAM的简单实现#

`timescale 1ns/1ns module ram_mod( input clk, input rst_n, input write_en, input [7:0]write_addr, input [3:0...

2022-08-07

0 266

题解 | #单端口RAM#

为啥答案是在下降沿的时候读出数据啊？？？ `timescale 1ns/1ns module RAM_1port( input clk, input rst,...

2022-08-07

0 283

题解 | #交通灯#

运行一直是错的。。。为啥答案的波形倒计时到8之后突然又成10了啊。。。 `timescale 1ns/1ns module triffic_light ( input rst_n, //异位复位信号，低...

2022-08-07

2 524