江左子固
江左子固
全部文章
分类
归档
标签
去牛客网
登录
/
注册
江左子固的博客
全部文章
(共53篇)
题解 | #优先编码器电路①#
`timescale 1ns/1ns module encoder_0( input [8:0] I_n , output reg [3:0] Y_n ); always@(*)begin // if(!I_n)beg...
2024-02-21
0
168
题解 | #4bit超前进位加法器电路#
`timescale 1ns/1ns module lca_4( input [3:0] A_in , input [3:0] B_in , input C_1 , output wire CO ,...
2024-02-21
0
171
题解 | #4位数值比较器电路#
`timescale 1ns/1ns module comparator_4( input [3:0] A , input [3:0] B , output wire Y2 , //A>B output wire Y...
2024-02-21
0
173
题解 | #使用函数实现数据大小端转换#
`timescale 1ns/1ns module function_mod( input [3:0]a, input [3:0]b, output [3:0]c, output [3:0]d ); function [3:0]transform; input [3:0]data_in;...
2024-02-21
0
288
题解 | #使用子模块实现三输入数的大小比较#
`timescale 1ns/1ns module main_mod( input clk, input rst_n, input [7:0]a, input [7:0]b, input [7:0]c, output [7:0]d ); wire [7:0]result1; com...
2024-02-21
0
185
题解 | #使用generate…for语句简化代码#
`timescale 1ns/1ns module gen_for_module( input [7:0] data_in, output [7:0] data_out ); genvar ii; generate for(ii=0;ii<8...
2024-02-21
0
231
题解 | #求两个数的差值#
`timescale 1ns/1ns module data_minus( input clk, input rst_n, input [7:0]a, input [7:0]b, output reg [8:0]c ); always@(posedge clk or negedge ...
2024-02-21
0
175
题解 | #多功能数据处理器#
`timescale 1ns/1ns module data_select( input clk, input rst_n, input signed[7:0]a, input signed[7:0]b, input [1:0]select, output reg signed [8:0...
2024-02-21
0
163
题解 | #位拆分与运算#
`timescale 1ns/1ns module data_cal( input clk, input rst, input [15:0]d, input [1:0]sel, output [4:0]out, output validout ); //*************code****...
2024-02-21
0
147
题解 | #移位运算与乘法#
`timescale 1ns/1ns module multi_sel( input [7:0]d , input clk, input rst, output reg input_grant, output reg [10:0]out ); //*************code*********...
2024-02-21
0
184
首页
上一页
1
2
3
4
5
6
下一页
末页