迷人的小飞象又在摸鱼

分类

/ 注册

全部文章（共28篇）

题解 | #移位运算与乘法#

`timescale 1ns/1ns module multi_sel( input [7:0]d , input clk, input rst, output reg input_grant, output reg [10:0]out ); //*************code*********...

2023-09-12

0 304

题解 | #奇偶校验#

`timescale 1ns/1ns module odd_sel( input [31:0] bus, input sel, output check ); wire even; wire odd; //*************code***********// assign odd = ^ b...

2023-09-12

0 203

题解 | #异步复位的串联T触发器#

`timescale 1ns/1ns module Tff_2 ( input wire data, clk, rst, output q ); //*************code***********// wire q1; TFF TFF_inst1( .d...

2023-09-11

0 248

题解 | #四选一多路器#

`timescale 1ns/1ns module mux4_1( input [1:0]d1,d2,d3,d0, input [1:0]sel, output[1:0]mux_out ); reg [1:0] mux_out_r; //*************code***********// ...

2023-09-11

0 239

题解 | #根据状态转移表实现时序电路#

`timescale 1ns/1ns module seq_circuit( input A , input clk , input rst_n, ou...

2023-09-11

0 240

题解 | #根据状态转移图实现时序电路#

`timescale 1ns/1ns module seq_circuit( input C , input clk , input rst_n, output wire ...

2023-09-11

0 368

题解 | #边沿检测#

`timescale 1ns/1ns module edge_detect( input clk, input rst_n, input a, output reg rise, output reg down ); reg a_tem; always@(posedge clk or...

2023-09-08

0 230

题解 | #ROM的简单实现#

`timescale 1ns/1ns module rom( input clk, input rst_n, input [7:0]addr, output [3:0]data ); reg [3:0] rom_data [7:0]; reg [3:0] data; always@(p...

2023-09-05

0 316