Leonico

分类

数字电路设计随记(1) 题解(55)

/ 注册

TA的专栏 55篇文章 15人订阅

Verilog篇题解

55篇文章 5918人学习

全部文章（共56篇）

题解 | #移位运算与乘法# 来自专栏

目录代码简析代码使用了状态机。 `timescale 1ns/1ns module multi_sel( input [7:0]d , input clk, input rst, output reg input_grant, output reg...

2022-03-25

8 522

题解 | #使用generate…for语句简化代码# 来自专栏

目录 generate语句代码简析 generate语句 generate语句是verilog-2001添加的新语法，也被叫做生成语句，包括generate-for（循环生成语句）、generate-case（条件生成语句）和generate-if（条件生成语句）三种语句。 generate...

2022-03-24

7 1029

题解 | #求两个数的差值# 来自专栏

目录代码简析代码题目比较简单，直接上代码： `timescale 1ns/1ns module data_minus( input clk, input rst_n, input [7:0]a, input [7:0]b, output reg [8:0]c ); ...

2022-03-24

2 554

题解 | #多功能数据处理器# 来自专栏

目录代码简析代码题目简单，直接上代码： `timescale 1ns/1ns module data_select( input clk, input rst_n, input signed[7:0]a, input signed[7:0]b, i...

2022-03-24

1 445

题解 | #位拆分与运算# 来自专栏

目录代码简析代码题目比较简单，直接上代码： module data_cal( input clk, input rst, input [15:0]d, input [1:0]sel, output [4:0]out, output val...

2022-03-24

3 409

题解 | #奇偶校验# 来自专栏

目录奇偶校验奇校验偶检验代码简析奇偶校验 Parity Check：在数据位后添加一个校验位，使得所有数位中1的个数为奇数或者偶数。奇校验添加校验位后，数位中的1总数是奇数。比如：0110，奇校验位为1，变为01101。偶检验添加校验位后，数位中的1总数是偶...

2022-03-10

28 725